안녕하세요 답변드립니다.

1. 테브난 정리를 사용하기 위함입니다.

저항 R5측을 개방시켰을 때, 개방 단자 사이의 전압을 Vth, 또한 전압원은 단락, 전류원은 개방시킨 뒤, 개방 단자 사이에서의 합성저항을 Rth로 정의합니다.

2. 테브난 전압 Vth는 개방 단자 사이의 전압입니다. 즉, 개방 시킨 B와 D 사이에 걸리는 전압입니다. 따라서, (V_B)-(V_D)=V_BD=20[V]가 됩니다.

3. 전압원을 단락시켰을 때, 좌측 부분에 A와 C사이에 아무런 저항도 없는 것을 볼 수 있습니다. 지금 회로에서는 테브난 등가저항을 구하는 것이기에 추가 해석이 필요하진 않지만, 만약 이러한 회로에서 A쪽에서 들어오는 전류를 흘리게 되면 중간과 우측에 저항이 있다고 하더라도 모든 전류가 저항이 0옴인 좌측으로 흐르게 됩니다.

4. 테브난 등가저항을 계산할 때는 저항만으로 해석하기 위해서 전원들을 없애는 것입니다. 즉, 전압원과 전류원을 없애는 것입니다. 

전압원은 전압을 만들어내는 것으로 없애기 위해서는 전압을 0[V]로 만들면 되는데, 이것이 곧 회로에서 단락상태를 의미합니다. 

전류원도 마찬가지로 없애려면 흐르는 전류를 0[A]로 만들면 되는데, 이는 회로에서 개방된 상태를 의미합니다.

5. 회로 변형은 회로를 더 쉽게 해석하기 위한 방법 중 하나일 뿐입니다.